如上圖所示 已報名pcle課，在發(fā)送端，公共時鐘第一個上升沿到來時，將多位數(shù)據(jù)發(fā)送出去。數(shù)據(jù)通過傳輸介質(zhì)到達(dá)接收端，接收端在公共時鐘第二個上升沿對數(shù)據(jù)進(jìn)行采集。接收端需要接收正確的數(shù)據(jù)，就必須要保證數(shù)據(jù)在傳輸介質(zhì)中的傳輸時間小于公共時鐘周期，傳輸時間還隨數(shù)據(jù)線長度增大而增大。受限制于傳輸時間，時鐘頻率無法做的很高。并且由于并行傳輸，每位數(shù)據(jù)到達(dá)接收端的時間都不相同，存在相位偏移，必須要等到最慢的那個bit數(shù)據(jù)到達(dá)，才可以進(jìn)行采集。

PCIe使用串行傳輸便能避免上述問題，由于是一位一位的傳輸，不存在相位偏移。它的時鐘信息通過8/10編碼或者128/130編碼（這個后面會說）嵌入在數(shù)據(jù)流中，接收端可以從數(shù)據(jù)流中恢復(fù)時鐘信息。但是如果使用多條串行通道并行傳輸，便又會存在上述問題，PCIe有相應(yīng)機(jī)制解決好這個問題。

PCIe速度